(54) SIGNAL TRANSMISSION/RECEPTION UNIT

ION UNIT Best Available Copy (21) Appl. No. 50-131638

(11) Kokai No. 52-55402 (43) 5.6.1977

(22) 10.31.1975

(71) FUJITSU K.K. (1) (72) HIROAKI SATO (3)


(52) JPC: 96(2)C4;97(7)D3;97(7)C0

(51) Int. Cl². H04Q11/04,G06F3/00,G06F13/00,G11D1/00

The buffer memory of transmission and reception are shared at time division data switchboard in order to ensure an effective use of memory as well

as to simplify the processing at central processor. CONSTITUTION: The reception data of in-highway 1 is composed of the contents of control memory CNM and work memory WM through computing element OP, and stored at address of reception data buffer memory SRBM which is written at CNM along with reception command. Further, signal is received; data is consecutively written into SRBM; channel number signal is added at reception

completion time; and signal completion buffer memory CBM performs storage. The reception data is totally sent to CPU. At the same time, transmission data from CPU is selected at data selector DSEL3 and input to SRBM and completion signal is stored in CBM after completion of transmission.



(54) MEMORY SWITCH TYPE TIME DIVISION CIRCUIT EXCHANGE SYSTEM

(11) Kokai No. 52-55403 (43) 5.6.1977 (21) Appl. No. 50-131639

(22) 10.31.1975


(71) FUJITSU K.K. (1) (72) HIROAKI SATO (3) (52) JPC: 96(2)C4;97(7)C0;97(7)C01;97(7)D3

(51) Int. Cl². H04Q11/04,G06F13/00,G11C9/00,G11D1/00, G06F3/00

The necessary memor quantity is reduced as well as the delay time PURPOSE: from in-highway to out-highway is shortend. In this way, the delay of highspeed terminal equipment can be minimized even in case multiple exchange is

carried out with storing subscribers of different velocity.

CONSTITUTION: As for the high-speed terminal equipment exchange in case the terminal units of different communication velocity are stored, the high-speed terminal has m-fold velocity of that of low-speed terminal. One low-speed terminal channel is allotted per frame, while high-speed terminal performs conversion between m-units of channel allotted in one frame. Thus, the circuit exchange is carried out. The data of high-speed highway tj channel is written into address Mil of data pass memory 105 through data Mil which is read out from channel converting hold memory 106, and is judged as Mil by data MiO which read out from 16 at a certain time of counter 108 to be read out from address Mil of memory 105.



(54) MEMORY SWITCH TYPE TIME DIVISION CIRCUIT EXCHANGE SYSTEM

(11) Kokai No. 52-55404 (43) 5.6.1977 (21) Appl. No. 50-131640

(22) 10.31.1975


(71) FUJITSU K.K. (1) (72) HIROAKI SATO (3)

(52) JPC: 96(2)C4;97(7)C0;97(7)C01;97(7)D3


(51) Int. Cl². H04Q11/04,G06F13/00,G11C9/00,G11D1/00, G06F3/00

The channel conversion memory (data pass memory) performs frame matching simultaneously in order to minimize necessary memory quantity as well as to reduce delay time from in-highway to out-highway.

CONSTITUTION: When conversion is performed from ti channel of in-highway 1H₁ to tj channel of out-highway ÔHn, the input of 1H₁ has synchronism at synchronizing unit 101 between bit and channel with no frame synchronism and undergoes high-speed multiplication by address of address counter 108 at unit 103. The ti data addresses ti of holding memory 106 by address of ti of counter 102 to read tj, and is written into ti address of data pass memory 105 by tj. This data is read out when address display of counter 108 becomes ti, and sent out to memory 105 to form frame. Then the data is transmitted to tj channel of OHn via isolating unit 104.







题 (c)

昭和 50 年

碎許庁長官

メモリ・スイッチ形時分割回録交換方式 1. 発明の名称

33

神奈川泉川城市中原区上人田中1015番地

包盖滋株式会社内

氏

(外3名) 3. 锌許出頭人

神奈川縣川崎市平原区上小田平1015番地

(522) 富士强株式会社

(外1名) 4.代 班

東京都豐島区南長崎2丁目5番2号

(7139) 弁理士 玉 五 郎 (外4名)

5. 孫付む類の目録

(1)

(1) 明 紙 1 通 (2) 521

Œ (3)

任 状

婚 禁 副 本

排許许 1 通 50.1% 2 通 88 m 10 = 12 1 遊 2. 文章·

50 .131640

衈 橅

し発明の名称

メモリ・スイッチ形時分割回級交換方式 2. 特許請求の顧問

複数個の時分割多重伝送路からなる入ハイウェ イのチャネル同期をとるためのチャネル同期装置 と、チャネル河期した上記同期要位の出力を多瓜 化する多重製量と、該多重装置によって多重化さ れたデータのチャネル変換とともに出ハイウェイ に対応してフレーム合せを行なりデータ・パス・ メモリ手段と、跛データ・ペス・メモリ手段の出 力を複数個の出ハイウェイに分離する分離装置と を具催することを特徴とするメモリ・スイッチ形 **時分割回 & 交换方式。**

3. 発明の評細な説明

本発明はメモリ・スイッチ形時分割回線交換方 式に関する。

従来のとの確交換方式においてはメモリを多く 必要としたり、また同期をとるための遅延が大き い袋の問題点があった。

19 日本国特許庁

公開特許公報

6463 56

印特開昭 52 -55404

43公開日 昭 52. (1977) 5 6

21)特願昭 50-13/640

22)出願日 昭幼. (1974) 10. 3/

審査請求 未請求 (全6頁)

識別

記号

庁内整理番号 6651 56

6446 56 6453 56

52日本分類

960164 977/10 97.73C01 *97*17103

1 Int. C12 HOUR 11/04 GOBF 13/00 G110 9/00 6110 1/00 GOGF 3/00

これを図について説明する。第1回は従来のと の踵のいわゆるメモリ・スイッチ形回線交換機の プロック図である。図において、 IB1~IB, Þよび OII、OII。はそれぞれとのメモリ・スイッチ形交換 徴と他の交換系装置とを結ぶ入へイウェインよび 出ハイウェイで、1は入ハイウェイからフレーム 何号を抽出し各入へイウェイのピット同期および ネル同期をとるための問期装置、2は各入へ イウェイのフレーム同期をとるフレーム间期装置。 3 は各入ハイウェイを高速多重化する多重装置、 4 は高速多重化されたデータを各出ハイウェイド 分離する分離装置であり、また多重要置ると分離 装置4との間に挿入されたデータ・パス・メモリ 5 は、海辺多正されたデータをチャネル変換する もので、チャネル変換用保持メモリるとともに、 入ハイウェイのチャネルの時間位置を出ハイウェ イの任意の時間位置に変換して回想の交換を行る うものである。なむ、 1 はデータ・パス・メモリ 5のアドレスを切替えるアドレス・セレクタ、8 はフレーム同期装置に同期しゃ倍の周波数をもつ

特明 昭52-55404 (2)

・カウンタ8と多重装置るとにより高速多重され 第2図ので示すように、各へイウェイのフレーム がフレーム毎に願々に配列された形となり、テー メ・パス・メモリ5に入力する。高速多重化され たチャネル ti のデータはチャネル交換用保持メ モり6の ロ アドレスに苷込まれている 幻 によ り、プータ・パス・メモリ5の む_アドレスに貫 込まれる。 局内のアドレス・カウンタ 8 の指定す る<u>アトレスが む</u>となると、テータ・パス・メモ り5の む アドレスに哲込<u>された入ハイウェイの</u> ti テャネルのテータがチャネル tj 上に説出さ れ、テータ・パス・メモリ5の出力は第2図(8)の 状態となり、とのデータは分離装置 4 により各出 ハイウェイに分離され む に読出された む のデ - メは叫に示すよりに出ハイウェイ OHn のチャネ ル む に出てゆく。 寸なわち、入へイウェイ 181 の si チャネルのデータは出ハ<u>イウェイOHn</u>のij チャネルに伝達されるようになり回線交換が行な われる。

とのような従来の交換機においては、各入ハイ

(4)

離する分離装置とを具備するメモリ・スイッチ形時分割四級交換方式により、上配の目的を選した。 以下本発明を実施例について詳細に説明する。

第3回は本発明の一実施例のブロック図である。 図において JH1~ JH, および OH1~OH, はそれぞれ 第1図と同様入ハイウェイおよび出ハイウェイで、 101 は各入へイウェイのピット同期およびチャネ ル同期をとるための同期装置であってフレーム信 母を抽出する機能を有し、102は同期基盤101で 抽出されたフレーム信号から局内での入へイウェ イの各チャネルのアドレスを発生するためのメモ リ・カウンタ、 103 は各へイウェイを高速多重 る多重装置、104 社高速多重されたデータを分離 する分離装置であり、多重装置 103 と分離装置104 との間に挿入されたゲータ・パス・メモリ 105 は 高速多重されたデータをチャネル変換するものです チャネル変換用保持メモリ 106 とともに回解変換 を行ないかつ出へイウェイ対応に放出へイウェイ に伝送すべきチャネルを集めてフレーム構成を行 なり、すなわちフレーム合せをも行なりものであ

クロックで動作するアドレス・カウンタである。

次に上記交換磁の動作を、入へイウェイ 1810の si チャネルを出ハイウェイOEaの si チャネル に接続する場合を例にして、第2回に示すタイム ・チャートをお服して説明する。との接続すなわ ちチャネル変数を行なり場合にはチャネル変換用 保持メモリ6の di アドレス化 ij というデータ を沓き込んでなく。入へイウェイ 181の が チャ ネルは、ピットおよびチャネル同期装置1によっ てピット同期かよびチャネル同期がとられ、同期 装趾1の出力は第2図(1)の状態となる。ととに図 中、Pは各ハイウェイのフレーム・ピットの時間 位置を、また、ようはそれぞれ該当チャネルの 時間位置を示す。また、他の入ハイウェイ 1月2, 1.Bn. についても同様、各ヒットおよびフレーム同 期投殴1の出力はそれぞれ(2)、(3)の状態となる。 さらに各入ハイウェイは、フレーム同期装置2で 各入ハイウェイのフレームが同時刻となるよう逞 延され、それぞれ(4)~(6)の状態となる。フレーム が阿捌した各入ハイウェイのデータは、アドレス

(3)

ウェイ対応にフレーム同期を取るためのメモリ (第1図の2)および高速多度されたデータを変 後するためのデータ・パス・メモリが必要であり、 フレームが長くなるに従って必要なメモリ量が増 大し、また、フレーム同期およびチャネル変換の ための遅延時間が相加され入へイウェイから出へ イウェイまでの遅延時間も長くなるという欠点が あった。

本発明は、この個の交換方式において、必要な メモリ量を少なくし、また入ハイウェイから出ハ イウェイまでの遅延時間を短かくすることを目的 とするものである。

本発明によれば、複数個の時分割多重伝送路からなる入へイウェイのチャネル同期をとるためのチャネル同期とた上記問期 数置の出力を多重化する多重数値と、 該多重数 によって多重化されたデータのチャネル変換とと もに出ハイウェイに対応してフレーム合せを行な りデータ・ペス・メモリ手段と、 該データ・パス・ノモリ手段の出力を複数個の出へイウェイに分

特明明52-55404(3)

のと異り、ととではフレーム同期はとられていな いが、とのよりに高速多重されたデータの各チャ ネルのアドレスはメモリ・カウンタ 102 で表示さ れる。多重装置 103 で多重されたとき第4 図(4)で 11 のデータは、メモリ・カウンタ 102 で示 された zi のアドレスによりティネル変換保持用 メモリの は をアドレスして む を読出し、 化よりテータ・パス・メモリの tj アドレス化当 込まれる。 杉 アドレスに書込まれた入ハイウェ イの は のデータは、アドレス・カウンタ 108 の アドレス表示が む になると飲出され、データ・ パス・メモリ 105 の出力に送り出され、入ハイウ ェイ IH: の ti チャネルのデータは出ハイウェイ OHaの ij チャネルに伝送されることとなり、ま た出ハイウェイ毎にフレームが構成され第4回(5) の状態となる。

データ・ペス・メモリ 105 によって時間変換されたデータはアドレス・カウンタ 108 により分離袋 個 104 に かいて各出 ハイウェイに分配される。出 ハイウェイ、 081, 082, 08n は それぞれ銘 4 図(6)

(8)

してチャネルごとに計数され、フレーム信号によりリセットされる。以上の構成によりフレーム同期のとれていない*本のハイウェイのチャネルのアドレスを発生することができる。

第6図は本発明の他の実施例のブロック図である。同図において同一の番号は第3図と同一のものを示す。第6図において 301 は各入ハイウェイのビット同期とチャネル同期をとる同期接段であるがフレーム信号を抽出しない点第3図の 101 と 異る。 まおとれに伴ってメモリ・カウンタ 102 の 構成がヤヤ異る。

第6図にかいて、各入へイウェイ IBI、IBI、はチャネル同期をとって多重装置 103 にかいて多重されたの出力はメモリ・カウンタ 102 にも分岐する。メモリ・カウンタ 102 にかいて多重装置 103 の出力から各へイウェイのフレーム信号を検出し、致フレーム信号にしたがって各へイウェイのアドレスを発生する。他の動作は第3図に示す例と同様である。

第7回は第6回におけるメモリ・カウンタ 102

る。たお107はデータ・パス・メモリのアドレス を切替えるアドレス・セレクタ、108は出ハイウェイ側のアドレス・カウンタ、109は入ハイウェ イに同期しフレーム周波数の*倍の周波数をもつ クロック発生器である。

次に第 3 図の実施例の動作を、前記と同様、ヘイウェイ IE1 の & チャネルから出ハイウェイOEn の ej チャネルに変換(交換接続)する場合を例として、第 4 図を参照して説明する。

スハイウェイ IB1 からの入力は同期装置 101 にかいてピット同期やよびチャネル同期がとられ、その出力(1) は第4回(1) に示すよりな状態となり、また、他の入ハイウェイ IB2~IBn もそれぞれ同期がとられ、(2)~(3) に示す状態となる。凶中、 Pは各ハイウェイのフレーム・ピットの時間位置を、また ti.tj はそれぞれ該当チャネルの時間位置を示す。そして各入ハイウェイは、フレーム同期をとらないでアドレス・カウンタ 108 で示された高速をかてアドレス・カウンタ 108 によって高速され、第4四(4) に示す状態となる。従来のも

(7)

(7)(8)に示す状態となり、入ハイウェイ OH1 の ii のチャネルは出ハイウェイ OH2 の ij チャネルに 接続されたこととなる。

- 次に第3図に示すメモリ・カウンタ102の一つ の構成例を第5図に示す。図において201は各入 ハイウェイのピットやよびティネル同期装置 101 (第3図)において抽出されたフレーム信号を多 重化する多重装量であって、また 202 は各人へイ ウェイのアドレスを決定するメモリ、 203 はレジ スタ、 204 はフレーム信号があるときカウンタを リセットするためのゲート、205 は入力に1 を加 箕十石処理を十るカウンタである。メモリ 202 はい 第3図に示す多重装置 103 において多重される 飛行 方路のハイウェイを識別できるヒット数とそれぞ れのスペイクェイが多重しているチャネル数を計画 欲できるピット数をそれぞれ記憶できるメモリ・ エリアを、チャネルの総数すなわち入へイウェイ の数れと各ハイウェイの1フレームに収容してい るチャネル数との後に相当する数を保有している。 メモリ 202 の各丁ドレスは各入ハイウェイに対応

特别 邓52-55404(4)

る効果がある。とれは特にフレームが長い時分割 データ交換においてきわめて経済的かつサービス 性の良い構成とするのに有効である。

4.図面の簡単な説明

部1回は従来のメモリ・スイッチ形時分割回線 交換方式のブロック区、第2回は第1回の方式の 動作説明のためのタイム・チャート、第3回は本 発明の一実施例のブロック図、第4回は第3回の 実施例の動作説明のためのタイム・チャート、第 5回は第3回に示すメモリ・カウンタの詳細なブロック図、第7回は第6回に示すメモリ・カウンタの詳細なブロック図、第7回は第6回に示すメモリ・カウンタの 詳細なブロック図である。

図において、IBo~IBo は入へイウェイ、101、 301 はチャネル同期装置、103 は多重装置、105 はデータ・パス・メモリ、104 は分離装置、0B₁ ~0B₀ は出へイウェイである。


> 特許出版人 富 土 通 株 式 会 社 (外1名) 代理人升强士 五 蟲 久 五 郎 (外4名)


> > (12)


の詳細を示すものであって、401 は各入ハイウェイ対応のフレーム信号を受け、各入ハイウェイのアドレスを発生させるためのメモリ、402 は多重にされた各ハイウェイデーメすなわち第6 四の多重接近103 の出力。よりフレーム信号を検出するでは各入ハイウェイのデータよりフレーム信号(例えば 0101 のパターン)が来る毎にこのビット・パターンによフレーム信号より第5 図と同様にアドレスを発生するものである。


以上説明したように、本発明によれば、この祖 交換方式において、チャネル変換用メモリ(デー タ・バス・メモリ)がフレーム合せをも同時に行 たうため、従来のフレーム合せ用メモリ(第1四 2)が不要となり、必要メモリ母は半波し、また、 フレーム同期のための遅延が不要となるため、従 来方式では入ハイウェイから出ハイウェイにデー タが出るまでの遅延時間は最大 2 フレーム 分とな るが本発明によれば最大 1 フレームとなり半波す


(11)

















-19-

特別 昭52 55404 (6)

6 前記以外の発明者、特許出版人かよび代理人

(1) 発 明 者

在 历 神奈川県川崎市 中國区上 小 血 中 1 015 番地 名 土 超 株 式 会 社 内

正名 小篇 指 5人

余 所 问 上

氏名 芮 蓝 俊 仁

在 所 東京都武教好市最可多丁目9番11号 日本電信電話公社武教好電景通信研究所內

氏名 简 屬 夢 史

(2) 特許出双人

在 所 東京都平代由区内举町一丁目1番6号 民 名 (422)日本 租 居 阻 話 公 社 代表者 菜 炭 遊

(3)代 理 人

在 所 東京都亞島区南長崎2丁目5番2号

氏 名 (7285) 弁理士 柏 谷 昭 司

(7449) 弁理士 田 坂 啓 五

(7589) 弁型士 波 逸 弘

(7727) 弁理士 磁 村 雅 化